科目名

＊情報回路設計

担当教員

澤田直

対象学年

2年

クラス

[177]

講義室

１２３１８ＣＡＤ演習室

開講学期

後期

曜日・時限

火２

単位区分

必，選択

授業形態

単位数

準備事項

備考

講義概要/Class Outline

現在のほとんどすべての情報システムは大規模集積回路（VLSI）で構成されており、ハードウェアシステムの設計は、ハードウェア記述言語（HDL）とCADシステムによって行われる。本講義では、実際に用いられるハードウェアシステムを設計する手法について学ぶ。具体的には、自動販売機制御回路などの実機の制御回路の設計手法や、Verilog-HDLによる構造記述、作動記述など、CADによるディジタルシステム設計手法の基礎を学習し、モデル計算機KERNELのCPUを設計する。

講義計画 /Class Structure

回内容

1 自動販売機制御回路の設計
情報回路の復習、自動販売機制御回路の設計

2 電子錠制御回路の設計
電子錠制御回路の設計

3 信号機制御回路の設計
信号機制御回路の設計

4 中間試験
これまでの内容の試験を行う

5 復習
これまでの内容についての復習

6 通信と同期（１）
確認応答方式によるデータの受け渡しの仕組み、データ送信モジュールとデータ受信モジュールの設計

7 通信と同期（２）
バス制御による双方向通信の仕組み、I/Oモジュールの設計

8 KERNELシステム（１）
モデル計算機KERNELのメモリシステムの設計

9 KERNELシステム（２）
モデル計算機KERNELのCPUの設計

10 KERNELシステム（３）
モデル計算機KERNELのコンソールの設計

11 KERNELシステム（４）
モデル計算機KERNELのSRAMモジュールの設計

12 KERNELシステム（５）
モデル計算機KERNELシステムの実装

13 KERNELシステム（６）
〃

14 復習
これまでの内容の復習を行う

学習・教育目標/Class Target

１．与えられた仕様から順序回路を設計できる。
２．与えられた論理仕様から簡単な論理回路をHDLで記述できる。
３．HDLで記述された回路に対する適切なテストベンチを作成できる。
４．与えられた機能仕様から単体の機能モジュールをHDLで記述できる。
５．機能モジュールを組み合せた回路の構成をHDLで記述できる。
６．機能モジュールを組み合せて複雑なシステムを構成し、HDLで動作検証ができる。

評価基準/GradingCriteria

秀：上記の項目について総合的に９０点以上を満たす。　　優：上記の項目について総合的に８０点以上を満たす。　　良：上記の項目について総合的に７０点以上を満たす。　　可：上記の項目について総合的に６０点以上を満たす。

評価方法/GradingMethod

定期試験の成績（６０％）及び中間試験の成績（４０％）により評価する。

受講上の注意/Class Rules

情報回路設計の講義内容を元に情報回路実験を行うので、講義中に内容を理解するように心がけること。また、不明な点があれば積極的に質問し、自ら理解するように心がけること。

受講制限/Prerequisit